PCI bus System

Publication date: 1998-10-21

Inventor(s): MANABE MASAO (JP)

Applicant(s): NIPPON ELECTRIC CO (JP)

Requested Patent: JP10293744

Application Number: EP19980107155 19980417 Priority Number(s): JP19970101228 19970418

IPC Classification: G06F13/36; G06F13/40

EC Classification: <u>G06F13/362</u>, <u>G06F13/40D5S2</u>

Equivalents: CN1197238, KR267130, T US6282598

Cited Documents: <u>US5533204</u>; <u>EP0710913</u>; <u>JP8063427</u>; <u>JP4102154</u>

Abstract

In a PCI bus system comprising an initiator and a target, wherein data is transferred from the target via a PCI bus in response to access from the initiator, a time interval period required from access to data transfer is stored as latency information in the target. The latency information is transferred from the target to the initiator in response to access requests from the initiator. The initiator determines the next access timing from the relevant latency information. Thereby, a PCI bus occupation time due to

repeated access requests can be shortened.

Data supplied from the esp@cenet database - I2

BEST AVAILABLE COPY

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-293744

(43)公開日 平成10年(1998)11月4日

(51) Int.Cl.6

G06F 13/36

識別記号

5 2 0

320

FΙ

G06F 13/36

520B

320A

審査請求 有 請求項の数7 OL (全 10 頁)

(21)出顯番号

特願平9-101228

(22)出顧日

平成9年(1997)4月18日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 真鍋 政男

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 後藤 洋介 (外2名)

(54) 【発明の名称】 PCIパス・システム

(57) 【要約】

【課題】 イニシエータとターゲットとを備え、イニシエータからのアクセスに応答して、ターゲットからPCIバスを介して、データを転送するPCIバス・システムにおいて、イニシエータによるアクセス要求、及び、ターゲットによる中断要求によるPCIバスの無用な占有時間を無くすか、或いは、軽減できるPCIバス・システムを提供することである。

【解決手段】 ターゲットとなる各デバイスに、アクセスからデータ転送までに要する時間をレイテンシイ情報として格納しておき、イニシエータからのアクセス要求に応答して、レイテンシイ情報をターゲットからイニシエータに対して転送し、イニシエータでは、当該レイテンシイ情報から次のアクセスタイミングの時間を決定する。これによって、アクセス要求の繰り返しによるPCIバスの占有時間を短縮できる。



1

【特許請求の範囲】

【請求項1】 イニシエータと、当該イニシエータからのアクセスにより、前記イニシエータに対して、データをPCIバスを介して送信するターゲットとを備えたPCIバス・システムにおいて、前記ターゲットは、前記イニシエータからのアクセスを受けてから前記データを送信するまでに要する時間をあらわすレイテンシ情報を格納する手段を備え、前記イニシエータからのアクセスを受けると、前記レイテンシ情報を前記イニシエータに送信することを特徴とするPCIバス・システム。

【請求項2】 請求項1において、前記ターゲットは、前記レイテンシイ情報をリトライ要求と共に、前記イニシエータに送信し、前記イニシエータは、前記レイテンシイ情報で示された時間経過後、前記ターゲットに再度アクセスすることを特徴とするPCIバス・システム。 【請求項3】 請求項1において、前記イニシエータは、ホストPCIブリッジとして動作するインタフェース手段を介して前記PCIバスに接続されたCPUであり、前記ターゲットは、前記PCIバスに接続されたPCIデバイスであることを特徴とするPCIバス・シス 20テム。

【請求項4】 請求項3において、前記ターゲットは、前記PCIバスに接続された拡張バスブリッジであることを特徴とするPCIバス・システム。

【請求項5】 請求項4において、前記拡張バスプリッジに対して、拡張バスデバイスが拡張バスを介して接続されていることを特徴とするPCIバス・システム。

【請求項6】 請求項1において、前記イニシエータは、前記レイテンシイ情報を前記ターゲットから受けると、前記レイテンシイ情報で示された時間、当該ターゲットに対するアクセスを見合わせることを特徴とするPCIバス・システム。

【請求項7】 PCIバスに接続されるターゲットにおいて、前記PCIバスを介して与えられるアクセス要求の受信から、データ転送までの時間をあらわすレイテンシイ情報を格納する手段を備え、当該レイテンシイ情報を前記PCIバス上に出力することを特徴とするターゲット。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、イニシエータとターゲットとをPCI (Peripheral Component Interconnect) バスを介して接続したPCIバス・システムに関する。

[0002]

【従来の技術】一般に、この種のPCIバス・システムには、中央処理装置(CPU)をホストーPCIブリッジ(アーピタ)を介して、PCIバスに接続すると共に、当該PCIバスに対してPCIデバイスを接続した構成を有するシステムがある。このようなPCIバス・

システムにおいては、PCIバスに対して、更に、拡張バスプリッジを接続すると共に、当該拡張バスプリッジ に対して、拡張バスを介して拡張デバイスを接続した構成が採用されることもある。

【0003】このようなPCIバス・システムの場合、CPUとホストーPCIブリッジとを接続するホストバス上には、例えば、66MHzのクロックに同期して、データ転送が行われており、また、PCIデバイス、或いは、拡張バスブリッジと、PCIデバイスとの間に設けられたPCIバス上には、33MHzのクロックに同期して、データが転送されている。更に、拡張バスがISAバスの場合、当該拡張バス上には、8MHzのクロックに同期して、データが転送されている。このような構成を備えたシステムでは、ホストバス上のデータの転送速度は、拡張バス上のデータ転送速度の約8倍に達しており、他方、PCIバス上のデータ転送速度は、拡張バス上のデータ転送速度の約4倍である。

[0004]

30

【発明が解決しようとする課題】この種のPCIバス・ システムでは、イニシエータからターゲットへのアクセ ス動作として、CPUからPCIデバイス、或いは、拡 張バスデバイスへのアクセス動作、及び、PCIデバイ スから拡張バスデバイスへのアクセス動作があるが、こ れらのアクセス動作では、それぞれの動作速度の違いか ら、転送パフォーマンスは低速デバイスによって制限さ れてしまう。また、ターゲットとなる各デバイスは、イ ニシエータに転送するデータを用意するまで、長い待ち 時間が必要である。例えば、ターゲットとして拡張バス デバイスが使用された場合、拡張バスデバイスにおい て、アクセス要求から最初のデータ転送を行うまでに、 3クロック数だけかかるとすれば、このクロック数は、 ホストバス上では、24クロックもの長い時間となって しまう。このため、ホストバスは、データ転送の前に、 長い時間、ターゲットによって占有された状態になって しまう。

【0005】このように、ターゲットは、イニシエータからのデータの読み出し要求を受けてから、最初にデータを出すまでに時間(レイテンシイ)がかかることが多く、その時間が長くなっても、バスはターゲットによって占有された状態になってしまう。

【0006】このように、バスを無駄に占有した状態が続く場合、リトライ要求をターゲットからイニシエータに出力して、このバスを一旦解放するディレイドトランズアクションを採用したPCIバス・システムでは、イニシエータからターゲットへアクセスする場合、アービタからPCIバスの使用権を与えられると、イニシエータはアドレスをターゲットに送出する。ターゲットは、一時的に、このアクセスに応答できない状態にある場合には、50 応答信号をイニシエータに出力すると共に、データ転送

の中断を要求するリトライ要求をイニシエータに送出する。

3

【0007】この場合、リトライ要求を受けたイニシエータは、ある一定時間の経過後、再度、同じアクセス動作を当該ターゲットに対して行う。再度のアクセス動作の際に、ターゲットがデータ転送を送出できる状態になっているとは限らないから、再度のアクセス動作によっても、ターゲットからはリトライ要求がイニシエータに再び送信される可能性がある。したがって、ディレイドトランズアクションを採用した場合にも、リトライ要求がトランズアクションを再度要求するタイミングがわからないため、イニシエータとターゲットとの間では、要求と、リトライ要求が繰り返されることになる。

【0008】いずれにしても、これらの構成では、PCIバスが無駄に占有されることが多く、低い転送パフォーマンスしか得られないと言う欠点がある。

【0009】本発明の目的は、PCIバスにおける利用 効率を高めて、ターゲットからイニシエータへの転送パ フォーマンスを改善できるPCIバス・システムを提供 *20* することである。

【0010】本発明の他の目的は、PCIバスにおける 利用効率を改善できるディレイドトランズアクションを 採用したPCIバス・システムを提供することである。

【0011】本発明の更に他の目的は、アクセスからデータ転送に至るまでの時間、即ち、レイテンシイを保持、並びに、転送できるターゲットを提供することである。

[0012]

【課題を解決するための手段】本発明の一実施の形態によれば、イニシエータと、当該イニシエータからのアクセスにより、前記イニシエータに対して、データを送信するターゲットとを備えたPCIバス・システムにおいて、前記ターゲットは、前記イニシエータからのアクセスを受けてから前記データを送信するまでに要する時間をあらわすレイテンシ情報を格納する手段を備え、前記イニシエータからのアクセスを受けると、前記レイテンシ情報を前記イニシエータに送信するPCIバス・システムが得られる。

【0013】本発明の他の実施の形態によれば、イニシエータからのアクセスを受けてからデータを送信するまでに要する時間をレイテンシイ情報として格納しておき、アクセスに応答してイニシエータに転送できるターゲットが得られる。

[0014]

【発明の実施の形態】以下、図面を参照して、本発明の一実施の形態に係るPCIバス・システムを説明する。図1に示されているように、本発明を適用できるPCIバス・システムは、CPU11、メモリ12、及び、メモリ12を制御するメモリ・コントローラ13とを備

え、CPU11及びメモリ・コントローラ13はホスト・バス14に接続されている。

【0015】更に、図示されたホスト・バス14には、ホストPCIブリッジ15も接続されており、当該ホストPCIブリッジ15はアービタとしても動作する。ホストPCIブリッジ15には、PCIバス16が接続されており、図示されたPCIバス16には、複数PCIデバイス171及び172が接続されている。

【0016】また、図示された例では、拡張バス18が設けられており、PCIバス16と拡張バス18との間には、拡張バスブリッジ19が接続され、更に、拡張バス18には、拡張バスデバイス20が接続されている。このように、PCIバス16は、PCIバス・システム内に設けられた周辺機器等のデバイス171、172、及び、20を相互に接続されるために使用されており、且つ、PCIバス・システムは特定のCPUに依存しないために、また、他のバスシステムを取り込むために、ホストPCIブリッジ15、拡張バスブリッジ19等によるブリッジ接続を多用している。

(0017) PCIバス・システムでは、PCIバス16にデータ転送を行おうとするマスタデバイスをイニシエータと呼び、データの読出し、書込み要求を受けるデバイスをターゲットと呼ぶ。図示された例では、CPU11、ホストPCIブリッジ15、PCIデバイス171、172、拡張バスブリッジ19等はイニシエータとして動作することができ、また、拡張バスブリッジ19、PCIデバイス171、172、拡張デバイス20はターゲットとして動作することができる。

【0018】更に、PCIバス・システムでは、調停方式が採用されており、或るタイミングでは、単一のデバイスしかイニシエータとして動作することができない。また、イニシエータは、調停デバイスとしてのアービタ(通常、ホストPCIブリッジ15が兼ねる)に対して、PCIバス16の使用要求を出し、アービタから使用許可を得て初めて、PCIバス16上でデータの転送を開始できる。

【0019】ここで、ホスト・バス14上には、66MHzのクロックに同期してデータが転送され、他方、PCIバス16及び拡張バス18上には、それぞれ33MHz及び8MHzのクロックに同期してデータが転送される。このように、ホスト・バス14、PCIバス16、及び拡張バス18には、それぞれ異なるクロックでデータ転送が行われる。このため、例えば、CPU11及び拡張バスデバイス20がそれぞれイニシエータ及ダターゲットとなった場合、CPU11からのアクセス要求から拡張バスデバイス20から最初のデータ転送までに要する時間(クロック数)が、例えば、拡張バス18上で3クロックであるとすれば、ホスト・バス14上では24クロックに及ぶ時間が、無駄な時間として費やされることになる。尚、イニシエータがアクセス要求を出

してから、ターゲットが最初のデータを転送するまでに 要する時間をレイテンシイと呼ぶ。

【0020】図2を参照して、上記したPCIバス・システムの動作を説明する。図2では、説明を一般化するために、イニシエータ21、ターゲット22、及び、アービタ23間の動作について説明する。まず、イニシエータ21はアービタ23に対して1ビットのREQ#をアクティブ(即ち、アサート)にして、PCIバスの使用権を要求する。REQ#がアクティブになると、アービタ23は1ビットのGNT#をアクティブ(アサート)にして、イニシエータ21にPCIバスの使用許可を与える。

【0021】使用許可を受けると、イニシエータ21は、32ビットのターゲット22に相当するアドレスをAD信号として送出する。ここで、AD信号は時分割多重された信号であり、フェーズによってアドレスとデータが切り替えられて出力される。ここでは、アドレス信号がイニシエータ21から出力され、目的のターゲット22が駆動される。この時、イニシエータ21は、FRAME#をアクティブにし、PCIバスが使用されていることを宣言する。

【0022】続いて、ターゲット22はDEVSEL#をアクティブにして、ターゲット22がイニシエータ21からの転送要求に応答することを指示する。この状態で、イニシエータ21及びターゲット22が共に転送可能な状態になると、イニシエータ21及びターゲット22は、それぞれIRDY#及びTRDY#をアクティブにし、この状態でデータの転送が可能になる。このことは、タイミングの決定権はイニシエータ21側にもターゲット22側にもあることを意味している。

【0023】このように、ターゲット22はTRDY#によって、転送のタイミングを決定できるが、ある一定の時間にトランズアクションに応答できない場合、エラーとなるため、ターゲット22はDEVSEL#を出力してトランズアクションに応答することを示す。また、ターゲット22はSTOP#によって、トランズアクションの中断を要求できる。

【0024】上記した手順にしたがって、通常の場合、イニシエータ21からターゲット22に対してトランズアクションを開始できるが、上記したように、イニシエータ21からFRAME#をアクティブにして、PCIバスが使用されていることを宣言した状態で、ターゲット22が、内部処理等との関係で、応答できない場合にも、ターゲット22はDEVSEL#をアクティブにして応答し、STOP#によって、中断を要求する。この中断要求は、再度、同じトランズアクションを要求するリトライ要求として、ターゲット22からイニシエータ21に送出される。リトライ要求の際における処理を定めた規格として、ディレイドトランズアクションと呼ばれる処理方法がある。この規格によれば、イニシエータ

のトランズアクションに応答するのに時間がかかると判断したターゲットは、リトライを要求し、一度、PCIバスを解放させ、その後、準備ができた段階でイニシエータからリトライを受けた時に、トランズアクションに応答し、転送を成立させることが規定されている。

6

【0025】したがって、このディレイドトランズアクションの規格にしたがって、リトライ要求を受けたイニシエータ21は、ある一定時間の経過後、再度、同じ要求をターゲット22に出力する。

10 【0026】このように、ディレイドトランズアクションの処理を行っても、イニシエータ21には、次のリトライのタイミングが与えられていないから、イニシエータ21は、一定時間が経過する度毎に、ターゲット22が応答可能な状態になるまで、何度も、リトライを繰り返す。したがって、イニシエータ21のリトライ及びターゲット22のリトライ要求がPCIバス上で、何度も繰り返される結果となって、バス上のサイクルが浪費されることになってしまう。

【0027】図3を参照して、本発明の一実施の形態に 20 係るPCIバス・システムは、図1と同様に、CPU1 1、ホストPCIブリッジ15、PCIバス16、PC Iデバイス171、172、拡張バスブリッジ19、拡張バス18、及び、拡張バスデバイス20とを備えている。更に、図示された例では、説明を簡略化するために、CPU11及びホストPCIブリッジ15がイニシエータとして動作し、他方、PCIデバイス171、172、及び、拡張バスブリッジ19がターゲットととして動作する場合が示されている。この構成では、拡張バスブリッジ19に拡張バス18を介して接続された拡張 30 バスデバイス20は、拡張バスブリッジ19によって制御されているものとする。

【0028】また、ターゲットとして動作する各デバイス171、172、19には、リトライ要求を出した場合に、そのデバイスの待ち時間を明示するためのレイテンシイレジスタ30には、アクセス要求(即ち、トランズアクション要求)を受けてから、最初のデータ転送が成立するまでに要する時間がレイテンシイ情報として、クロック数の形で格納されている。ここで、レイテンシイレジスタ30は、通常、デバイス内に設けられているコンフィギュレーションレジスタの空き部分、即ち、未定義部分を使用しても良いし、また、これらのレジスタとは別に設けられたレジスタを使用しても良い。

【0029】ここで、一般的に、ターゲットがアクセス 要求を受けてから、最初のデータ転送を成立させるまで に要する時間は、書込み、読出しの区別はあっても、各 ターゲットにおいて同じである。このことを考慮して、 図示された例では、その時間を具体的なクロック数の形 でレイテンシイ情報として、レイテンシイレジスタ30 50 に格納しておく。 【0030】この構成では、例えば、パーソナルコンピュータの電源を入れた場合等のシステムのブート時、CPU11、ブリッジ15等のイニシエータは、ターゲット側のレイテンシイ情報を読出し、イニシエータのスケジューリングの参考として使用する。

【0031】レイテンシイ情報を使用したスケジューリングを行っても、リトライが生じた場合、ターゲットはリトライを要求する際に、レイテンシイレジスタ30内のレイテンシイ情報をイニシエータに送出する。ここで、PCIバス上では、ターゲットは、STOP#と同時に、レイテンシイ情報をイニシエータに送出する。

【0032】イニシエータはターゲットからレイテンシ イ情報を受けると、レイテンシイ情報によって指定され た時間、待機した後、リトライ、即ち、トランズアクションの再要求を行う。

【0033】図4を参照して、本発明の一実施の形態に係るPCIバス・システムのイニシエータの動作を説明する。イニシエータは、CPU11のように、全て処理装置を備えており、図示された処理は、実際には、イニシエータに備えられた処理装置によって行われる。まず、ステップS1において、ターゲットにアクセスを要求し、続いて、ステップS2において、ターゲットからリトライが有ったか否かが判定される。リトライがなければ、ステップS3に移行して、ターゲットからイニシエータへ、データがその終了まで転送される。

【0034】一方、ステップS2において、ターゲットからリトライが有った場合、イニシエータの処理はステップS4に移る。ステップS4では、ターゲットから送られてきたレイテンシイ情報にしたがって、イニシエータは内部タイマをセットし、リトライをレイテンシイ情報によって指定された時間の間、見合わせ、指定された時間経過すると、ステップS1に戻って、ターゲットにアクセス要求を送出する。指定された時間の間、PCIバスは解放されているため、イニシエータは別のターゲットに対し、転送を行っても良い。

【0035】次に、ターゲットの動作について説明する。まず、単純なターゲットの場合には、前述したように、イニシエータからアクセスを受けてデータを渡すまでにかかる時間を一定として取り扱っても、何等、問題ない。この場合、ターゲットは、レイテンシイ情報を内部に備えられたレイテンシイレジスタに予めセットしておけば良い。一方、ターゲットが拡張バスブリッジ19を介して接続された拡張バスデバイス20に切いての情報を当該拡張バスブリッジ19に格納しておき、拡張バスブリッジ19は、当該情報に基き各拡張バスデバイス20を制御する。

【0036】以下、拡張バスブリッジ19を使用した場合における動作を図5を参照して説明する。この場合、拡張バスブリッジ19は、ステップSS1に示すよう

に、当該拡張バスブリッジ19に接続された各拡張バスデバイス20に関するデバイス情報を拡張バスブリッジ19の内部に設けられたレジスタに設定されている。この場合、拡張バスブリッジ19のレジスタには、拡張バスプロトコルにしたがうか、手動によって、デバイス情報が設定される。

【0037】ここで、イニシエータから、或る拡張デバイス20に対するアクセスが生じた場合、当該拡張バスブリッジ19では、アクセスの到来をステップSS2で 10 認識して、当該アクセスに対するレイテンシイ情報を拡張バスブリッジ19で計算して、ステップSS3に移る。尚、計算されたレイテンシイ情報はリトライ要求がイニシエータから与えられた場合に、イニシエータに送出される。

【0038】次に、拡張バスブリッジ19では、ステップSS3において、リトライを要求している処理を継続しているか否かを判定し、リトライを要求している処理を継続していなければ、ステップSS4に進む。他方、ステップSS3において、リトライの対象となっている処理を継続していることが、拡張バスブリッジ19で判定されると、ステップSS5において、拡張バスブリッジ19は、イニシエータにリトライ要求を出すと共に、レイテンシイ情報を出力し、当該処理を継続する。

【0039】一方、リトライの対象となっている処理を継続していない場合、拡張バスプリッジ19は、ステップSS4において、処理を終了した状態にあって、リトライ待ちの状態に有るか否かを判定する。リトライ待ちの状態になっていなければ、ステップSS6に移り、イニシエータに対してリトライ要求を出すと共に、レイテンシイ情報をも送出して必要な処理を継続した後、ステップSS2に戻る。

【0040】また、ステップSS4において、リトライ 待ちの状態にあることが判定されると、イニシエータに 対してリトライを要求すると共に、デフォールトのレイ テンシイ情報を当該イニシエータに送出して、ステップ SS2に戻る。

【0041】いずれにしても、別のデバイスからアクセスが来た場合にも、拡張バスブリッジ19は、現在実行中のトランザクションが終了するまでの値、即ち、最初40にアクセスしたイニシエータに渡した値を渡す。

【0042】ターゲットが渡すレイテンシイ情報は以下のようにして計算される。まず、ターゲットがPCIデバイス171、172である場合には、各PCIデバイス171、172は、各PCIデバイスに応じた固有のレイテンシイ情報をレイテンシイレジスタに格納し、他方、ターゲットが拡張バスブリッジ19の場合には、当該ブリッジ自体のレイテンシイ情報と、拡張デバイスから必要なデータ数を読み出すのに必要な時間との和をレイテンシイ情報として、計算する。

50 【0043】上記したようなレイテンシイ情報をPCI

デバイス171、172、或いは、拡張バスプリッジ1 9に格納した状態で、イニシエータからリトライが来た 時に、処理が完了していない場合について考慮する。ま ず、ターゲットがPCIデバイスの場合には、固有のレ イテンシイ情報をイニシエータに送出し、他方、ターゲ ットが拡張バスブリッジ19では、リトライ到来時点か ら完了までの残りのデータを読み出すのに必要な時間を 計算して、レイテンシイ情報として、イニシエータに出 力することになる。

読み出す場合について主に説明したが、これは、書込み の場合には書込みパッファを利用でき、パフォーマンス に与える影響は少ないものと考えられるためである。し たがって、実際のシステムでは、読み出しの際にのみ、 レイテンシイ情報をターゲットからイニシエータに送信 するように構成しても良い。

[0045]

【実施例】上記した実施の形態では、レイテンシイ情報 をクロック数の数等の具体的な数値の形で受け渡す方式 についてのみ説明したが、時間をデコードしてレイテン シイ情報として受け渡しても良い。

【0046】更に、PCIシステムでは、マザーボード 上において、サイドバンド信号と呼ばれる独自の信号を 用いても良いことになっているため、このサイドパンド 信号を用いてレイテンシイ情報を送信する構成を採用し ても良いし、或いは、PCIバスのプロトコルの未定義 部分を利用することも可能である。ここで、後者のよう に、PCIバスのプロトコルの未定義部分を利用する場 合を図6を参照して具体的に説明する。まず、AD線 は、前述したように、アドレスフェーズ(例えば、to - t 1) と、データフェーズ (例えば、t 3 - t 4) と を時分割的に取る。また、ターゲットから読み出す場合 を考慮すると、この場合には、AD線は、データフェー ズにおいてはターゲットからドライブされることになっ ており、リトライ時 (t3-t4)には、通常、何等、 意味のない情報がAD線上に乗っていることになる。こ の読み出し期間 (t3-t4) を利用して、図6に示す ように、t3-t4の期間、TRDY#はアクティブに しないで、STOP#信号をアサートすると同時に、タ ーゲットからAD線にレイテンシ情報を送出することに よって、レイテンシイ情報をイニシエータに受け渡すこ とができる。このように、TRDY#をアクティブにし ないことにより、通常のデータの読み出しと区別するこ とができる。

【0047】尚、本発明に係るPCIバス・システムに は、ターゲットから、能動的に、再開要求を出すシステ ムは、含まれないことは言うまでも無い。

10

[0048]

【発明の効果】以上述べたように、本発明によれば、イ ニシエータからのアクセス要求に応じて、ターゲットか らデータを転送するPCIパス・システムにおいて、タ ーゲット内に、アクセスからデータ転送までに要する時 間をあらわすレイテンシイ情報を格納しておき、当該レ 【0044】上記した説明は、ターゲットからデータを 10 イテンシイ情報をイニシエータに送信することにより、 PCIバスの占有時間を短縮でき、したがって、PCI バスのパフォーマンスを高めることができると言う利点 がある。

【図面の簡単な説明】

【図1】本発明の適用されるPCIバス・システムの概 略構成を説明するためのブロック図である。

【図2】図1に示されたPCIバス・システムの動作を 具体的に説明するためのブロック図である。

【図3】本発明の一実施の形態に係るPCIバス・シス 20 テムの構成を説明するためのプロック図である。


【図4】図3のPCIバス・システムにおけるイニシエ ータの動作を説明するためのフローチャートである。


【図5】図3のPCIバス・システムにおけるターゲッ トの動作を説明するためのフローチャートである。

【図6】本発明に係るレイテンシイ情報の受け渡し方法 の一例を説明するための波形図である。

【符号の説明】

	1 1	CPU
	1 2	メモリ
30	1 3	メモリ・コント
	ローラ	
	1 4	ホスト・バス
	1 5	ホストPCIプ
	リッジ (アーピタ)	
	1 6	PCIバス
	171, 172	PCIデバイス
	1 8	拡張パス
	1 9	拡張バスブリッ
	ジ	
40	2 1	イニシエータ
	2 2	ターゲット
	2 3	アービタ
	3 0	レイテンシイレ
	ジスタ	





BEST AVAILABLE COPY

